登录 | 注册 | 充值 | 退出 | 公司首页 | 繁体中文 | 满意度调查
综合馆
一种低功耗高性能的滑动Cache方案
  • 摘要

    Cache存储器的功耗占整个芯片功耗的主要部分.针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,一种滑动Cache组织方案被提出.它均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置,消除了Cache中闲置部分产生的功耗. SPEC95仿真结果表明,采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗,而且还降低了整个处理器的动态功耗,提高了性能.滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低21.3%,19.52%和20.62%. 采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比,处理器平均动态功耗分别降低了8.84%,8.23%和10.31%,平均能量延迟乘积提高了12.25%,7.02%和13.39%.

  • 作者

    赵学梅  叶以正  李晓明  时锐  ZHAO Xue-Mei  YE Yi-Zheng  LI Xiao-Ming  SHI Rui 

  • 作者单位

    哈尔滨工业大学微电子科学与技术系,哈尔滨,150001

  • 刊期

    2004年11期 ISTIC EI PKU

  • 关键词

    滑动Cache  低功耗  泄漏功耗  能量延迟乘积 

参考文献
  • [1] S Manne;A Klauser;D Grunwald. Pipline gating: Speculation control of energy reduction. Barcelona, Spain, 1998
  • [2] N Jouppi. A 300-MHz 115-W 32-b bipolar ECL microprocessor. IEEE Journal of Solid-State Circuits, 1993,11
  • [3] David Albonesi. Selective cache ways: On-demand cache resource allocation. Haifa, Israel, 1999
  • [4] Ranganathan;Parthasarathy;Sarita Adve. Reconfigurable caches and their application to media processing. Vancouver, British Columbia, Canada, 2000
  • [5] S-H Yang;M D Powell. An integrated circuit/ architecture approach to reducing leakage in deep-submicron high-performance i-caches. The 7th IEEE Symp on High-Performance Computer Architecture, Nuevo Leone, Mexico, 2001
  • [6] Huiyang Zhou;Mark Toburen;Eric Rotenburg. Adaptive mode control: A static power efficient cache design. Barcelona,Spain, 2001
  • [7] Se-Hyun Yang;Michael D Powell;Babak Falsafi. Exploiting choice in resizable cache design to optimize deep-submicron processor energy-delay. Boston, Massachusettes, 2002
  • [8] D Brooks;V Tiwari;M Martonosi. Wattch: A framework for architectural-level power analysis and optimizations. Vancouver, British Columbia, Canada, 2000
查看更多︾
相似文献 查看更多>>
35.153.73.72