登录 | 注册 | 充值 | 退出 | 公司首页 | 繁体中文 | 满意度调查
综合馆
CSA/CLA阵列乘法器的测试生成
  • 摘要

    文中针对最后一级采用4位CLA加法器级联的M×N位CSA/CLA阵列乘法器,讨论了一种非常有效的测试生成方法.该方法不依赖于乘法器的大小以及乘法器基本单元内部的具体实现结构,与前人的工作相比,缩短了测试时间.对于上述结构的CSA/CLA阵列乘法器,使用28个测试矢量即可得到100%的故障覆盖率.采用文中给出的测试矢量构造CSA/CLA阵列乘法器的BIST电路不需要改变乘法器的结构,因此对乘法器的正常工作性能几乎没有任何影响.

  • 作者

    曾平英  毛志刚  叶以正  ZENG Ping-Ying  MAO Zhi-Gang  YE Yi-Zheng 

  • 作者单位

    哈尔滨工业大学微电子中心,哈尔滨,150001

  • 刊期

    1999年1期 ISTIC EI PKU

  • 关键词

    测试生成  穷举测试  阵列乘法器  CLA 

参考文献
  • [1] Habibi A;Windy P A. Fast multiplier. IEEE Transactions on Computers, 1970,02
  • [2] Wang Zhongde. A new design technique for column compression multipliers. IEEE Transactions on Computers, 1995,08
  • [3] Gizopoulos D. Fast C-testable array multipliers. International Journal of Electronics, 1996,04
  • [4] Takach A R;Jha N K. Easily testable gate level and DCVS multipliers. IEEE Transactions on CAD, 1991,07
  • [5] Hong S Je. An easily testable parallel multiplier. Tokyo, 1988
  • [6] Shen J P;Ferguson J F. The design of easily testable VLSI array multipliers. IEEE Transactions on Computers, 1984,06
  • [7] 曾平英. 任意结构先行进位加法器的测试生成.内部研究报告. 哈尔滨:哈尔滨工业大学微电子中心, 1997
  • [8] Gizopoulos D. An effective BIST scheme for carry-save and carry-propagate array multipliers. Osaka, 1995
  • [9] Lee J Y. A high-speed high-density silicon 8×8 bit parallel multiplier. IEEE Journal of Solid-State Circuits, 1987,01
  • [10] Nakamura S. Algorithms for iterative array multiplication. IEEE Transactions on Computers, 1986,08
  • [11] Nakamura S;Chu K Y. A single chip parallel multiplier by MOS technology. IEEE Transactions on Computers, 1988,03
  • [12] Wallace C S. A suggestion for a fast multiplier. IEEE Transactions on Electronic Computers, 1964,01
  • [13] Stenzel W J. A compact high-speed parallel multiplication scheme. IEEE Transactions on Computers, 1977,10
  • [14] Crawley D G;Amaratunga G A J. 8×8 bit pipelined array multiplier in CMOS. Proceedings of the IEEE, 1988,06
  • [15] Nagamatsu N. A 15-ns 32×32 bit CMOS multiplier with an improved parallel structure. IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1990,02
  • [16] Mehta M. High-speed multiplier design using multi-input counter and compressor circuits. Grenoble,Fr, 1991
查看更多︾
相似文献 查看更多>>
3.90.56.90